台積電預計提前於2028年推出CoPoS封裝技術，強化AI晶片競爭力
科技產業資訊室(iKnow) - 友子 發表於 2026年6月15日
圖、台積電預計提前於2028年推出CoPoS封裝技術，強化AI晶片競爭力
輝達正在測試英特爾的EMIB-T 晶片封裝技術，用於其下一代Feynman AI晶片。台積電當然也不甘示弱，Feynman也可能成為台積電下一代封裝技術CoPoS的首批採用者。
台積電目前依賴CoWoS封裝技術來滿足高階AI晶片公司的需求，CoWoS的矽中介層作為高效能訊號通道，連接AI晶片的GPU和記憶體。
為了克服當前CoWoS封裝技術的限制，台積電正在研發一項名為CoPoS的尖端晶片封裝技術，預計將於2028年問世。這項新方案不僅能降低成本，還能提升晶片的效能。
一旦CoPoS應用於輝達的Feynman AI晶片組，就能夠將超大型封裝的成本效益提升至光罩尺寸的9.5倍以上。
在CoWoS封裝中，其需要使用微影設備來製造中介層，由於模板尺寸的限制，中介層的尺寸也受到限制。然而，由於CoPoS封裝不使用中介層，台積電能夠製造更大的晶片封裝，因為它可以製造更大的面板，這些面板作為晶片組件和有機封裝基板之間的中間層。
此外，台積電CoPoS技術是採用的玻璃材質，其用途有兩個主要途徑。首先，它是尺寸為310 x 310毫米的臨時玻璃載體。其次，是採用510 x 515玻璃面板，加工後切割成玻璃核心基板，並作為最終基板，採用三層夾層結構。
其中，玻璃核心基板的結構主要分為三層：玻璃核心層，以及上下兩層為ABF（ABF-GCP）堆疊層。玻璃加工方面的挑戰，例如：TGV（玻璃通孔）、銅填充/金屬化等，都與此階段相關。
基本上，CoPoS並非將玻璃用作中介層。相反，晶片側的RDL層負責互連、TGV/Cu連接以及玻璃核心基板堆疊中的ABF增厚層。
也就是說，玻璃和ABF層是共存的，晶片貼附在玻璃核心基板的ABF增厚層表面。這項新技術可望鞏固台積電在先進封裝領域的領先地位，並使其優勢持續到2032年左右。
如今台積電可能在嘉義建立其首條CoPoS試生產線，並計劃在該廠址進行量產。預計廠址也將整合CoPoS、SoIC和WMCM（晶圓級多晶片模組）等產能。
至於美國，台積電位於亞利桑那州的首個先進封裝工廠將於2028年投產，第二個工廠將於2029年至2030年間逐步投產，主要生產SoIC和CoPoS封裝產品。
為了維持台積電在AI晶片的領導地位，CoPoS技術將扮演關鍵性角色，也成為其未來在高階製程晶圓代工產業中，與三星和英特爾競爭的利器。（958字；圖1）
參考資料：
TSM: TSMC’s New CoPoS Technology Expected to Revolutionize Chip Packing by 2028. GuruFocus, 2026/6/11
NVIDIA’s Feynman AI Chip Poised to Break the CoWoS Size Barrier as TSMC Rushes CoPoS to 2028 Production – Analyst. Wccftech, 2026/6/11
--------------------------------------------------------------------------------------------------------------------------------------------
【聲明】
1.科技產業資訊室刊載此文不代表同意其說法或描述，僅為提供更多訊息，也不構成任何投資建議。
2.著作權所有，非經本網站書面授權同意不得將本文以任何形式修改、複製、儲存、傳播或轉載，本中心保留一切法律追訴權利。
|