CoWoS封裝產能受限，給英特爾EMIB封裝技術帶來意外商機
科技產業資訊室(iKnow) - 友子 發表於 2026年5月11日
圖、CoWoS封裝產能受限，給英特爾EMIB封裝技術帶來意外商機
儘管台積電的CoWoS封裝已成為高效能AI處理器的產業標準，但英特爾目前正大力推廣其EMIB-T封裝技術，將其作為在日益受產能而非技術限制的市場中可行的替代方案。
2026年成長的驅動力來自與AI基礎設施相關的超大規模資料中心的資本支出。這種需求直接遇到了封裝產能瓶頸，而不是晶圓製造瓶頸。
這一需求成長主要集中在輝達、超微、博通以及ASIC供應商的專案上。它們共同吸收了大部分領先的CoWoS產能。與以往由廣泛消費需求驅動的半導體週期不同，此成長較為集中，並受封裝產能而非晶圓製造能力的限制。因此，規模較小的AI晶片開發商被迫尋找替代封裝方案，這為英特爾的EMIB創造了機會。
CoWoS仍然是高階AI加速器的主流解決方案，因為它能夠利用矽中介層將GPU與高頻寬記憶體整合。這種架構能夠實現極高的互連密度和以TB/s為單位的記憶體頻寬，使其成為訓練大型語言模型不可或缺的工具。至於EMIB，則使用嵌入基板內的局部矽橋，從而減少矽面積並降低封裝成本。
因此，CoWoS和EMIB針對的是AI市場的不同細分領域。CoWoS 仍然是高頻寬和高階AI訓練處理器的首選解決方案，而EMIB則專注於低成本、大封裝的 ASIC 和推理加速器設計。
未來隨著AI處理器尺寸和複雜性的不斷擴大，EMIB的成本優勢愈發顯著。目前的CoWoS封裝方案支援約3.3倍光罩尺寸的封裝。預計未來幾代CoWoS的封裝尺寸將擴展至5.5倍，到2027年最終將達到9.5倍。相較之下，英特爾表示，其EMIB封裝在2024年支援約6倍光罩尺寸，目標在2026年達到8倍，並在2028年達到12倍。
另外，英特爾的機會不僅取決於技術，也取決於可用的封裝產能。儘管台積電持續積極擴大CoWoS的產能，但由於AI基礎設施的快速成長，需求仍超過供應。
台積電的目標是到 2026-2027 年每月實現約13萬至16萬片晶圓的CoWoS產能。然而，來自輝達、博通、超微和超大規模資料中心的需求已經消化了大部分產能。
如今英特爾已經決定在亞利桑那州擴建其Fab 52和Fab 62工廠，以擴大封裝產能。為此，谷歌與聯發科正在合作評估EMIB-T技術，以用於2027年的TPU（Tensor Processor Unit），而Meta也在考慮將EMIB-T技術應用於其MTIA加速器。至於輝達預計將於2028年推出的下一代「Feynman」AI GPU，其中高達25%的晶片將採用英特爾的EMIB封裝。
儘管擁有這些優勢，英特爾在EMIB-T作為商業產品進行規模化生產方面仍面臨重大挑戰。與擁有成熟生產記錄的CoWoS不同，EMIB-T尚未在外部製造中展現出穩定的高良率。在先進封裝領域，良率決定成本。這也將是英特爾能否以EMIB-T封裝搶奪更多AI商機的關鍵啊！（1139字；圖1）
參考資料：
--------------------------------------------------------------------------------------------------------------------------------------------
【聲明】
1.科技產業資訊室刊載此文不代表同意其說法或描述，僅為提供更多訊息，也不構成任何投資建議。
2.著作權所有，非經本網站書面授權同意不得將本文以任何形式修改、複製、儲存、傳播或轉載，本中心保留一切法律追訴權利。
|